PATENT ABSTRACTS OF JAPAN

(11)Publication number:

64-061944

(43)Date of publication of application: 08.03.1989

(51)Int.CI.

H01L 27/14 H01L 27/15 H01L 29/80 H01L 31/10 H01S 3/18

(21)Application number: 62-220634

(71)Applicant: NEC CORP

(22)Date of filing:

02.09.1987


(72)Inventor: TERAKADO TOMOJI


(54) MANUFACTURE OF OPTOELECTRONIC INTEGRATED CIRCUIT

(57)Abstract:

PURPOSE: To improve the performance and reliability of a transistor, by forming isolation grooves which reach an InP substrate between adjacent photoelectron integrated circuits.

CONSTITUTION: A growth contact layer 4, a photoabsorption layer 5, and a window layer 6 are formed in order on a semiinsulating InP substrate 1 having stepped parts. The contact layer 4, the photoabsorption layer 5, and the window 6 are treated by mesalike etching to expose the semi-insulating InP substrate 1, leaving a PIN photodiode part 2A as is without etching. Then a mask 7 is arranged for the PIN photodiode part 2A to form a strain buffer layer 8 and an active layer 9. Subsequently, in addition to removing the active layer 9 and the strain buffer layer 8 on the PIN photodiode part 2A, the active layer 9 on the semiinsulating InP substrate 1 as well as a part of the strain buffer layer 8 is removed so as to separate circuits and lessen stresses and then isolation grooves 10 are





formed. In this way, the formation of the isolation grooves 10 serves the purpose of not only decreasing the stresses in a wafer and preventing the development of transposition but also forming highly efficient and reliable transistors.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

		•	•
			`
			•
			•
			-
			•
	·		

@日本国特許庁(IP)

10 特許出願公開

⑫公開特許公報(A) 昭64-61944

(f)Int Cl. 4 27/14 H 01 L

識別記号

庁内整理番号

匈公開 昭和64年(1989)3月8日

27/15 29/80

8122-5F 7733-5F E-8122-5F M-7733-5F 7377-5F

審査請求 未請求 発明の数 1 (全4頁)

69発明の名称

H OI S

光電子集積回路の製造方法

知

②特 願 昭62-220634 22出 願 昭62(1987)9月2日

伊発 明 者 P٩

31/10

東京都港区芝5丁目33番1号 日本電気株式会社内

の出 顔 日本電気株式会社 人

東京都港区芝5丁目33番1号

20代理人 弁理士 内原 哥

眲

1 発明の名称

光電子集積回路の製造方法

2 特許請求の範囲

InP 系半導体からなる光デパイス業子とGaAs 系半導体からなる電界効果トランジスタとを半絶 設性InP基板上に形成する光電子集積回路の製 造方法において、隣接する光電子換積回路間に前 記InP 基板に達する分離海を形成する工程を有 することを特徴とする光電子築積回路の製造方法。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は、光電子集積回路の製造方法に関する。 [従来の技 寅]

光通信技術の進歩に伴い、その適用分野は基幹 伝送系から加入者系。LAN。データ・リンク等 のシステムへ急退に拡がりつつある。

とのような光システムの高度化化対応する為に は、光デパイスの高性能化、多根能化が不可欠で ある.

光電子祭殺回路はとれらの光システムの核とた るキー・デパイスの一つである。すなわち、低価 格、小型、高信頼、無調整化といった集役による **基本的利点の他、光配線、光交換といった将来の** 光システムを支える高機能、新機能デパイスの実 現をねらいとしている。

InP 系材料は光デパイスの信頼性や光ファイ パの低損失、低分散放長帶への整合性の点ですぐ れており、光通信の分野においては、との材料を 用いた光デバイスは奥用化され、奥勒がある。

一方、InP系半導体の電子デパイスにないて、 MES-FET, MIS-FET, JFET, HBT等 のトランジスタの研究開発がすすめられている。 しかしながら、MES-FET 化は、良好なショッ トキーゲートが得られないという問題、MIS-FET には界面単位に起因する大きな電流ドリフトの間 選、JFET. HBTには構造やプロセスが複雑で

あり、光デペイスとの集積に問題があり、高性能 多機能なInP 采光電子集積回路を開発する上で 障害となっていた。

とれらの問題を解決する方法として、電子デパイスとしてG ■ A ■ 系材料を用いた方法が提案されている(寺門他、特顧昭 6 2 - 072053号公頼)。 その一例を第3図に示す。

この方法は、半絶版性InP基板1上に分子額 ピームエピタキシー(MBE)法による歪ヘテロ エピタキシーを用いてGaAs を成長し、GaAs からなる電子デバイス(MES-PET)3と In-GaAs又はInGaAsPからなる光デバイスである PINホトダイオード2をモノリショクに集積す るものである。InP系にくらべて高度なプロセ スと回路技術が既に確立されているGaAs系IC 技術を、InP系光電子集積回路に応用出来ることにおいて優れている。

[発明が解決しようとする問題点]

しかしたがら、との従来例においては、半舶線 性InP基板1上に歪へテロエピタキシーにより、

法であって、隣接する光電子集積回路間に前記 InP 基板に連する分離褥を形成する工程を有す るものである。

〔作 用〕

隣接する光電子集積回路を半絶線性InP基板までいたる分離神で分離するととにより、高板とチャネル層間に生じるストレスを低減することが可能となる。このストレスの低減によって、製造工程中の転位の発生が抑えられ、InP基板上に形成したGaAs系電界効果トランジスタは、電子デバイスとして必要十分な性能と信頼性が持られる。従って、高性能。高信頼を光電子集積回路が実現できる。

[突施例]

次に図面を参照して本発明の実施例を詳細に説明する。

第1図(A)~(d)は、本発明の一実施例を説明する ための工程順に示した半導体チップの断面図である。

まず、第1凶(a)化示すよう化、3 Am 程度の段

InPとの間に約37岁という大きな格子不整を有するGaAsを成長して歪パッファ層8、チャネル層9を形成し電界効果トランジスタを作扱している。このため、InPよりなる芸板とGsAsよりなるチャネル層間に大きなストレスが以因となり、製造工程中のの生じ、とのストレスが以因となり、製造工程中のが生じ、な新輩で、チャンネル層9に転位・外にチップ分離工程における衝撃による素子の劣化は着りのよった。その結果として、光虹子集団略として、光虹子集子特性が得られないばかりでなく、個性にも欠けるといった欠点を有していた。

本発明の目的は、これらの欠点を除去し、性能 及び信頼性の高い光電子集積回路の製造方法を提 供することにある。

[問題を解決するための手段]

本発明の光電子振行回路の製造方法は、InP 系半導体からなる光デバイス案子とGaAs系半 導体からなる電界効果トランジスタとを半絶縁性 InP 基板上に形成する光電子集後回路の製造方

差を持つ半絶縁性InP基板1上に被相又は気相成長法によりn型Ine, ar Gae, 1: Ase, 2: Pe, 7: よりなるコンタクト層4(厚さ1 Ame, キャリア最度1×10¹⁸cm²),n型Ine, 4r Gae, sa Ame よりなる光級収層5(厚さ1 Ame, キャリア機度2×10¹⁸cm²)。n型InPよりなるウィンドウ層6(厚さ1 Ame, キャリア機度2×10¹⁸ cm²)を順次形成する。

次に部1図(D)に示すよりに、PINホトダイオード部2Aを残し、コンタクト層4、光吸収層 5、ウィンドウ層 6 をメサエッチングし、半船縁性InP基板1を動出させる。次にPINホトダイオード部2AにSiOェよりなるマスク7を施し、気相成長法、又は分子線成長法を用いて、GaAsよりなる歪ペッファ層8(厚さ0.5 am,ノンドープ)、n型GaAaよりなる能動勝9(厚さ0.2 am,キャリア機度1×10¹⁷ am²)を形成する。

次に第1凶(e)に示すように、PINホトダイオード部2A上の能動層9、歪パッファ層8を除去すると共に、回路分離及びストレス低減のため半

絶録性 InP 基板 1 上の能動脂 9、 歪パッファ層 B の一部を除去し分線簿 1 0 を形成する。

以下第1図個に示すように、従来と同様の工程により能動層9のみをエッチングし、MES-FET3のメサ11を形成する。次にSiOaよりなるマスクを用い選択亜鉛拡散を行ない、P形反転領域12を形成し、更にAuG・Niよりなるソース電極13、ドレイン電極14、PINホトダイオード2のn電極15及びAnZnよりなるP電極16、Aとよりなるゲート電極18、Ti/Anよりなる配線17を形成し、本実施例の光電子集積回路は、分離業10で1チップごとに分離され、装置に組み込まれる。

このように分離博10を形成するととにより、 ウェハ中のストレスが低減され、転位の発生を防 止でき、高性能、高信頼なトランジスタが製造可 能となる。

尚、上述の実施例においては、MES-FET3 のゲート電極がALの場合について説明したがAL に限らずショットキー接合がとれればいかなるも

4. 図面の簡単な説明

第1図(a)~(d)は本発明の一実施例を説明するための半導体チップの断面図、第2図は従来の半導体装置を説明するための断面図である。


1 ……半船緑性InP基板、2 ……PINホトダイオード、2 A……PINホトダイオード部、3 ……MES-FET、4 ……コンタクト層、5 ……光吸収層、6 ……ウィンドウ層、7 ……マスク、8 ……歪パッファ層、9 ……能動層、10 ……分酸溶、11 ……メサ、12 …… P形反転倒域、13 ……ソース電信、14 ……ドレイン関値、15 ……n 電極、16 ……P低極、17 ……配線、18 ……ゲート電信。


代理人 弁理士 内 原 督


のでも良い。又、能動閥の厚さ、キャリア海鹿組成は元電子集積回路用電子デバイスとして最適化されていればいかなるものであっても良い。さらにALG a A a 混晶を含むヘテロ納造の二次元電子ガスを利用する構造であってもよい。また、元デバイスは半導体レーザ。発売ダイオード、さらには光双安定ストランシェ・ホトダイオード、さらには光双安定ストランプ。光スイッチなどの光線能素子であってもよい。電子回路もG a A a 電界効果トランジスタのみならず、ダイオード。抵抗を含んであってもよい。

[発明の効果]

以上説明したように、本発明によれば、半絶縁性 InP基板上に InP系半導体よりなる光デパイスと、G a A a 系半導体から成る電界効果トランジスタを集積した光電子集積回路を製造するにあたり、 InP基板までいたる分離簿で各回路を分離するととにより性能及び信頼性の高い光電子集積回路が得られる。







第1図

